• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:

    公开号:WO1988002104A1
    申请号:PCT/JP1987/000666
    申请日:1987-09-09
    公开日:1988-03-24
    发明作者:Katsuo Kobari；Yoshitaka Takekoshi；Mitsuyuki Taniguchi
    申请人:Fanuc Ltd；
    IPC主号:H03M1-00
    专利说明:
    [0001] 明 細 書 デ ィ ジタルパルス回路 技術分野
    [0002] 本発明は、 デ ィ ジタ ルパルス回路、 特に、 パルス幅確保お よびノ ィ ズ抑制のためのデ ィ ジタルパルス回路に関する。 特に、 本発明は高分解能パルスェ ンコ ーダ回路において有 用である 3 背景技術
    [0003] - パルスェ ンコ一ダは主に数値制御 （ N C. ) 装置等において 移動物の精密位置検出に用いられて : 、る。 パルス ヱ ン コ —ダ は一般に、 ィ ンク リ メ ンタル形式のものとアブソ リ ェ ' - ト形 式の ものがあるが、 機構の簡単なィ ン ク リ メ ン タ ル形式の機 搆部を有し、 実質的にアブソ リ ュ ー ト形式のパルス ェ ン コ 一 ダと して機能し得るパルス エ ン コ ーダが提案されている （冽 えば、 日本国特開昭 60 - 218027号、 日本国特開昭 218G29号参 ) 。
    [0004] このよ う なパルスェ ン コ —ダ えば第 1 図に示すよ う に 計測対象物の移動に対応して回転する回転鈾に固定され、 回 転蝕と共に回転する回転符号板 1U 、 該回耘符号板をはさん で対向的に設けられた発光素子 ii2a , 112bおよび受光素子 ii3a , U3bを有している。 回転符号扳 111 に 円周に ¾つて 透光部および遮光部が設けられており 、 回転符号扳 i 1 i の回 転に ί半って発光素子 U2a , ii2bからの射出光のう ち回耘符号 扳 lii の透光部を通過した光は、 受光素子 ii3a , il3bにおい て、 9 0 ' 位相のずれた A相および B相度号となり受光素子 出力増幅器 lUa , 114bを通して- 9 0 ' 位相のずれた正弦波 D A および D 3 (第 2 A図および第 2 B図） として出力され る。 ここで D A ， D 8 各々の位枏は、 回転符号板が正回転の 場合は A柑信号が B相信号より 9 0 ' 進んでおり （第 2 A図） 逆 ®耘の場合は、 A相 i 号が B相 g号より 9 0 ' 遅れている (第 2 B図) 。 該正弦波 C , D B ば、 例えば、 入力信号を 所定のしきい値と比較する比較器を有してなる矩形パルス発 生回路 120 に入力され、 第 2 A図および第 2 B図に示すよう な矩形パルス P A , P s が得られる。 N Cにおけるカウ ンタ ,は、 上記の P A , P B 位祖差の正負によって、 回転符号板- 111 の回転方向、 すなわち該計測対象物の移動方向を検出し、 該 P A , P B 各々の立上り · 立下り毎に、 回転符号板が正回 転の場合には計数値を増加させ、 逆回転の場合には計数値を 減少させる。
    [0005] このような N C装置におけるカウンタによる計数の仕方は 第 3 A〜 3 H図に示されている。 A , B 2相のう ちの一方の 状態と他方の拔態の変化 （立上り · 立下り） の組合わせに応 じた計数 （ 土 1 ) が行われる。
    [0006] このパルスェ ン コーダの出力から高分解能の位置計測情報 を得るために、 前記 IE弦波 D a , D B から、 任意の一定位相 進ませた （あるい 、 遅らせた） 正弦波を得、 これを前記の 矩形パルス発生回路を通すことにより、 任意位相進ませた (あるいは遅らせた） 矩形波を得る という 方法が用い られる この方法 ¾い られる装置の構成を第 4 13に示す。
    [0007] この装置 、 前記第 1 図の i l 3 a , b 同様の受光素子 1 13 、 同じ く 受光素子出力増幅 、 前記任意位招進ませた （あ るいは遅らせた） 矩形波を得るためのコ ンパレータ 121 、 そ して、 N' Cのカ ウ ンタがカ ウ ン トできるよう に、 ディ ジタル 信号を通常のパルスエ ンコ ーダ出力のよ う に 9 0 * 位相のず れた A相および B相の 2相の信号に変換する A B相信号生 成回路 6 からなる。
    [0008] 本発明者らは、 この装置を用いて、 前記 D A , D B の半周
    [0009] 1 2 9
    [0010] 期 （前逑の P A , P 8 のパルス幅） の一 ， 一 ， ——だけ位相
    [0011] 10 10 10 を遅らせ ¾ 1 0'個の矩形パルスを得て、 前述の第 2 A図およ び第 2 B図の矩形波 P a , P B の 5 倍の分解能を得る こ とを
    [0012] 1 可能にした。 一般に Nを偶数と して D A , D B の半周期の一
    [0013] N
    [0014] 2 N - 1
    [0015] だけ位相を遅らせた N個の矩形パルスを得る
    [0016] N
    [0017] N
    [0018] こ とができれば一倍の分解能が得られる。 第 5 図にこれらの
    [0019] 1 0 個の短形パルス D。， … D 9 と してを示す。
    [0020] 上述のよ う に、 D Λ , D B から任意の一定位相進ませた
    [0021] (あるいは遅らせた） 正弦波を得る こ とは、 洌えば、 第 6 図 に示すよ う な構成によ って実現される。 すなわち、 互いに一 端で接繞された抵抗 R , および R z の他端に各々 s i n 5 .. 5in( 5 -一） = cos 3を入力すれば、 前記 R t と との接 繞点のレベル
    [0022] )
    [0023]
    [0024] となる。 つまり抵抗 R , と R 2 を適当に選べば任意の位相差 を有する正弦波岀力が得られる。
    [0025] 次に上記のようにして得られた 1 0個の矩形パルス D。 ， … ， D, (第 5図） は、 N C装置倒において、 高分解能で位置 計測値が読み取れるように、 互いに 9 0 ' 位柑のずれた A柑 B枏 2つの矩形パルスの形に変換される。 これは、 第 7図で 示きれるような、 Exclusive 0 R回路からなる構成において 第 7図の 5つの入力端子の上から順に D。 ， D2 , EU , D D3を 入力したものを A相出力 FA , , D3 , D5 ， D7 r D9を入力し たものを B相出力 F B とすることにより得られる （第 5図） これら F A , F s と前記 D。 〜 D 9 との時間関係ば第 5図に 示されるとおりである。
    [0026] ところが、 一般に前記受光素子出力増幅器 114 の出力正弦 波 C f D B の振幅は、 正確にば等し く な く 、 また、 受光素 子ゃ增蝠器に帰因するオフセ · ト電圧を含んでいる。 また D A , D B の位相差もまた、 個々 ©ス リ ッ 卜 の製作誤差や、 発光素子 112a , 112b、 受光素子 113 a , 113bの位置関係、 また は受光素子の遅延時間等の影響により、 正確な 9 0 ' ではな
    [0027] 、 多少の誤差を有する。
    [0028] 上記正弦波振幅及び 1つの正弦波 D D B の位相差にお ける誤差は、 前述のよ う に、 これらの正弦波の振幅によ って 2 つの正弦波の位相差を 分割する場合に 、 ' 果に直接大 きな影響を与え、 前記 D。 〜 D , の立ち上り 時間の間隔の変 勛、 そして、 前記矩形パルス F A ., F B の立上り ' 立下り 時 間及びその間隔の変動を生ずる結果となる。
    [0029] と こ ろが、 前記矩形パルス F A , F 3 を入力して、 カ ウ ン トする N' C装置においては、 該矩形パルス F A , F B の立上. り ' 立下り の時間間隔が、 主に N C装置側の読取り ク ロ ッ ク の周期 （妁 300 n S ec )によ って規定されるある限界 （計数可能 な最小時間間隔） て。 を下回る と、 カ ウ ン トができな く なる < 特に高速で回転する場合、 前記の矩形波 F A , F B の立上 り · 立下り時間間隔の変動によ つて、 短く なつたパルス間隔 が上記の限界 r 。 を下回る こ と も起こ り得る。
    [0030] また他の問題点と して、 上記のディ ジタル信号に対するノ ィ ズの問題がある。
    [0031] 前述のよ う に、 従来は、 第 7 図の構成の論理回路に、 それ ぞれ、 D。 ， D ζ , … , D 3あるいは、 D i , D 3 , … ， D ,を直接入力 する こ とにより 、 ノ、'ルス エ ン コ ーダの出力矩形パルス F A , F 8 を、 得ていた。 このため、 冽えば D。 ， 3 ζ , … > D 3の入力 のう ち唯 i つにでもノ イ ズが入る と、 直ちに出力パルス ？" Λ または F B に影響する。 第 8 図に示すよ う 、 D。 が立上つ て次に D 2 が立上る までの間に、 本来は 0 レベルであるべき D a にノ イ ズが入る と、 前述の第 7 図の構成によ り 、 F .4 の 波形に異常が生ずる。 も し、 こ のよ う に F A がノ ィ ズによ つ て誤って 0 レベルにある ときに F B の立上り が重なる と、 ま ず時刻 t t で F B が 0 レベルで F a が i → 0 となつたことに より、 Cは、 逆方向へ進んだものと解积して、 — - 1 」 を カ ウ ン トする （第 3 H図参照) 。 次に時刻 t z て F A が 0 レ ベルで F 8 が 0 1 となることにより、 N C 再び逆方向へ 進んだものと解釈して、 ί—— 1 」 をカ ウ ン トする （第 3 Ε図 参照） 。 次に時刻 t 3 で F B が 1 レベルで F A が 0 → 1 とな ると再び 「― 1 」 をカ ウ ン トする （第 3 F図参照） 。 すなわ ちこのノ ィ ズがなければ、 本来 F A が 1 レべルで 8 が 0→ 1 つまり （第 3 B図） 、 「 + 1 」 とカ ウ ン トされるべき所が 上記のように _ — 3 」 とカ ウン ト されてしまう。 すなわち、 従来の高分解能パルスェンコーダの出力においては、 受光部 からの出力波の変 ifゃディ ジタル信号上に重畳するノ ィ ズに よって誤まつた結果を出力する可能性を有するという問題が — める。 発明の開示
    [0032] 本発明の目的は、 従来の高分解能パルスエ ンコ ーダの受光 部からの出力波から被計測量に関するィ ンク リ メ ンタルなパ ルスによる情報を抽出するためのディ ジタルパルス回路であ つて、 受光部からの出力波の変動によって該イ ン ク リ メ ンタ ルなパルスの間隔が、 該パルスエ ンコ ーダの ¾力を読取る装 置における読取り可能な最小時間間隔以上に保たれ、 且つ、 ディ ジタル信号上に重畳するノ ィ ズが、 該被計測量に関する 情報に影響を及ぼさないよ う なデ ジタルパルス回路を提供 することにある。 本発明の第 1 の形態におけるディ ジタルパルス回路は、 を 4 以上の偶数と して -. 被計測量の一定量の変化毎に状態を
    [0033] 1
    [0034] 反転し、 位相を該一定量の溉略一ずつ異にする N個のディ ジ タ ル ί言号を並列に入力し、 所定の周期を有する ク ロ ッ クパル スを発生する ク 口 ッ クバルス発生器、 該 Ν個のディ ジタル信 号のう ち正常な動作においては前記被計測量の次の変化で最 初に変化し得る 2 つの信号のみをィ ネ ーブル（e n a b l e)にする 第 1 の手段、 および前記 N偭のデ ィ ジタル信号を入力して、 各々を前記ク 口 ッ クパルスによって同期させて出力する第 2 の手段とからなる こ とを特徴とする ものである。
    [0035] 上記の構成によ り 、 本発明の第 1 の形態によれば、 高分解 能パルスエ ンコ ーダの出力パ^スにおいてカ ウ ンタにおける 読取り 可能な最小時間以上の間隔を確保し、 またノ ィ ズを大 幅に抑制できる ものである。
    [0036] 加えて、 本発明の第 2 の形態におけるディ ジタルパルス回 路は、 Nを 4以上の偶数と して、 被計測量の一定量の変化毎
    [0037] 1
    [0038] に抆態を反転し、 位相を該一定量の概略一ずつ異にする N偭 のディ ジタル信号を並列に入力し、 所定の周'期を有するク ッ クパルスを発生する ク ロ ッ クパルス発生器と、 前記 N mの デ ィ ジタル信号を入力して、 各々を前記ク ロ ッ クパルスによ つて同期させる第 1 の手段と、 該第 i の手段の出力の各々を、 更に前記ク ロ ッ クパルスによって同期させて出力する第 2 の 手段と、 該第 2 の手設への N個の入力 ί言号の中で、 正常な動 作において前記被計測量の次の変化で最初に変化し得る 2つ の信号のみをイ ネ—ブル ';こする第 3 の手段と、 前記第 〖 の手 段の出力信号の中で同時に変化した （立上ったか立下つたか の） 2 つの信号がある ことを検岀して、 該 2 つの変化した信 号の一方が元に戻るまで該 2つの信号の変化直前の前記第 2 の手段の出力を保持する第 4の手段とを有してなることを特 徴とするものである。
    [0039] 上記の搆成により、 本発明の第 2の形態によれば、 前述の 本発明の第 1 の形態におけるノ イ ズ抑制効果が更に改善され ている。 図面の簡単な説明
    [0040] 第 1図は、 従来の最も基本的なパルス.エ ンコーダの構成^ 示す図、
    [0041] 第 2 A図および第 2 B図は、 第 1図のパルスエ ンコーダの 出力波形を示す図、
    [0042] 第 3 A〜 3 H図ば、 カ ウ ンタにおける、 パルス エ ン コーダ 出力の計数の仕方を示す図、 - 第 4図ば、 従来の高分解能パルスヱンコーダ回路の搆成を 示す図、
    [0043] 第 5図^、 第 9図および第 .4図のコ ンパレ ータの岀力波形 および A / B相信号生成回路の出力波形を示す図、
    [0044] 第 6図は、 第 5図および第 3図のコ ンバ レータにおいて任 意の位相差を有する正弦波を生成する原 を示す図、
    [0045] 第？図 、 苐 5図および第 8図の A / B相信号生成回路の 構或を示す図、 ·
    [0046] 第 3図 、 第 4図の構成のパルス ヱ ン コ ーダ回路にお 1/、て ノ ィ ズが、 出力波形に及ぽす影響を示す図、
    [0047] 第 3図は、 本発明によるパルス幅確保およびノ ィ ズ抑制の ためのディ ジタルパルス回路を用いたパルスェ ンコ ーダ回路 の構成を示す図、
    [0048] 第 1 0図は、 本発明の第 1 の形態におけるパルス幅確保お よびノ ィ ズ抑制のためのディ ジタルパルス回路の構成洌を示 す図、 ' 第 1 1 A図および 1 i B図は、 第 i 0図および第 1 4図のイ ネ 一ブル信号出力部 2 の構成例を示す図、
    [0049] 第 1 2図は、 第 1 0図の回路の働きを示す図、
    [0050] 第 1' 3図は、 本発明の第 1 の形態のパルス i 確保およびノ ィ ズ抑制のためのディ ジタルバルス回路において起こ り得る、 ノ イ ズによる異常ケースを示す図、
    [0051] 第 1 4図は、 本発明の第 2 の形態におけるパルス幅確保お よびノ ィ ズ抑制のためのディ ジタルパルス回路の構成例を示 - す図、
    [0052] 第 1 5図は、 第 1 4図の出力保持信号出力部 4 の構成例を 示す図、 そして
    [0053] 第 1 6図は、 第 i 4図の回路の動きを示す図である。 免明を実施するための最良の形態
    [0054] 第 3図は、 前記第 4図の褸成における前述のよ う な問題点 を解决するために、 本発明によるパルス幅確保およびノ ィ ズ Ιϋ 抑制のためのディ ジタルパルス回路を、 パルス ェ ン コ 一ダ回 路に適用したものの鬵 ¾を示す - 第 9図の搆成においてば、 第 ·4図の搆成におけるコ ンパレ —タ 121 と Α Ζ Β相 ft号生成回路 6 と間に、 本発明によるデ ィ ジタ ルパルス回路 8が挿入されている。
    [0055] そして、 第 1 0図は本発明の第 1 の形態におけるバルス幅 確保およびノ ィ ズ抑制のためのディ ジタルバルス回路の搆成 の一例を示すものである。
    [0056] 第 1 0図のディ ジタルパルス回路は、 まず、 本発明による ディ ジタルパルス回路を適用するパルスェンコ ーダの出力を 印加する力ゥ ンタにおいて読取り可能な最小時間間隔より長 い周期 （本実施例においては 400ns)を有するク口 ッ-クパルス を発生するクロ ック発生器 Ί を有— ¥る。 さ らに、 該デイ ジタ ルパルス回路は、 前記第 9図のコ ンパ レータ 121 からの N値 の出力 D。 ， m , … D - ι の各々を上記のク 口 フクパルスによ つて同期させる N個のクロ ック同期部 1 。， 1 ··· 1 - 1 、 お よび該 N偭のク ロ ック同期部 1 。 t 1 い… 1 t それぞれの出 力 D。 ' T D L ' , … DK-! を N値の入力端子 [ o ， ， … I N- ! に印加し、 これらの N価の入力 ^こ応じた出力を- 個の出力端 子 0。 ， 0 i , … 0 -【 に現わすイ ネープル信号出力部 2を 有する。 該イ ネ一ブル ft号岀:力鄯 2 は、 上記 N衝の信号 D。 ' ： D ， 一 D H- I ' のう ち次に変化す ¾> (立上るか立下る） 可 能性のある 2 つの信号を認識し、 上記の T ®のク π フク同期 部 i 。 L t , - I Η - ι においてこれらの つの信号のみをイ ネ ―ブルにするイ ネ -ブル信号を 力する。 第 5 mに示したよ う に、 — ϋの ί言号 D。 ' ， D … ， Ds- , ' は、 被計:測量の一 定量の変化毎に状態を反耘し、 且つ、 位柜を該一定量の概
    [0057] I
    [0058] 略 （前述の受光部出力波の変動等を含めて） 一ずつ異にする
    [0059] Ν"
    [0060] N'偭の信号 D 0 , D, , … DN- 1 をそれぞれ上記のク 口 ッ クノヽ'ル スで同期をと つたものであり 、 上記ィ ネーブル信号出力部 2 は、 これらの信号 D。 ' ， D , ' , … D s - , ' のある時点におけ る状態を認識して、 例えば D„ ' = ' =… = Di ' = 0 、 Di . , ' = … - DM - ! ' = 1 ( i = 0 ,し… N- 2)であれば、 入 力される信号 D。 ， D i , … D - , の中で次に変化し得るのは
    [0061] Di ： 0 — 1 、 または Di + l : i → 0 である と して、 前記 N個 の出力端子 0。 ， 〇 ' ， … 0 ， のう ち対応する 0 i 及び 0 より " 1 " を出力し、 他の出 端子からの出力は " 0 とする （D。 ' = ' = … = Di ' = 1 、 Di + 1 ' = … = DN— ! = 0 ( i = 0, 1 , 〜N-2)のとき も同様） 。
    [0062] このよ う な第 1 0 図のイ ネ —ブル ί言号出力部 2 は、 例えば 第 11 Α図および第 11 Β図に示されるよ う な構成となる こ とは 容易に理解されるであろう 。 まずの第 U A図においては、 第 1 0 図の D フ リ ン' プフ ロ ッ フ ' 100 " 10. — t の出力 （ D。 ' ， … Os- , ' ) が （0， 0 , 0 " 0)、 （し 0 : 0 " 0)、 （し 1', 0：… … のと き " 1 π となる信号をそれぞれ Ρ。 ， Ρ！ , Ρ 2…、 さ らに、 (D0 ' ， … On ' ) カ （し… 1 , 0) 、 （1 " 1)、 （0 : 1 ,…丄） …とのとき 1 " となる信号を PN - ,： PH, P …、 そし て （ D 0 ' , … D - , ' ) 力 （ 0， … 0 1 , 、 （ 0 , … 0 , 0. 1)のと き ^ 1 " となる信号を Ρ 2 Ν - 2 : Ρ 24—！ と して求めるための、 Ν ffiのィ ンバ -タ 24。,- … 24 :24 -！ 、 および 2 愠の A N D 回路 23。： 23い … 23 -- を ¾いる構成が示されている。 ここで これらの信号 Ρ α , Ρい … , のそれぞれが s L '- となる拔態 のう ち、 P。 が ' 1 の拔態、 あるいは、 P y が - 1 3 の钛 態のときは、 , … のう ち次に変化し得るのは D 。 、 D , と P = " 1 ° 、 あるいは P N 1 n のとき次に変 化し得るのは、 D。 と Dヽ 、 というように、 一般に P i - " 1 π . あるいは = " 1 " のときに次に変化し得るの は D i と D i + l であることから、 これらの信号 Po, - を用いて、 次に変化し得る D i と！）いいをイ ネ一ブルにする 出力 0 i および 0 i + t を 1 " とする構成は、 第 11 B図に示 されるように 2 N個の〇 R回路 21。，〜 2 - t '、 および 22。， "" 22 ^- , を甩いで実現される。 なお、 第 11 Β図において、 0 R回路 22。， … 22 — i の全ての出力レベルとを入力する N 0 R回路 2 5 は、 電源投入時等において上記 P 。 = a 1 π 、 P = 1 " 、 … Ρ Ζ - 1 " のいずれの状態にも該当しない 場合に、 第 1 0図の信号 0。 を全てィ ネーブルにする オール ' イネーブル ί言号 AL B を岀力するために設けられて いる。 図示しないが、 第 11 B図のイ ネ一ブル信号岀カ部 2 の S力 0。 ， 0 t , … 0 - , の各 と— A Nr D西路 2 5 の出力の論 理和をとつた信号がそれぞれ第 1 0図の A D回路 1L。，… I - に入力される。
    [0063] 第 1 0図の N個のク π フ ク同期部 1。 ， 1 , … 1 の各々 1 i (i =0,し… は第 9図のコ ンパ レータ 121 からの対応 する信号 D i をデータ入力端子に ¾3加し、 入力信号と同一極 L 3 性の出力を現わす出力端子からの出力 D t ' を前記の第 9 図 に示されたディ ジタルパルス回路 8 の対応する出力 Q i とす る D フ リ ッ プフ ロ ン プ回路 1 0 .、 および、 一方の入力端子 に前記ク ロ ッ ク発生器 了 からのク ロ ッ ク パルスを印加し、 他 方の入力端子を前記イ ネ一ブル信号出力部 2 の対応する出力 端子 0 i. に接続し、 出力端子を該 D フ リ ッ プフ ロ ッ プ回路 1 0 i のエ ッ ジ - ト リ ガ端子に接続する A N D回路 1 1 i か ら構成されている。 これにより 、 前述のィ ネーブル信号出力 部 2 からのィ ネーブル信号が印加されている間のみ前記ク 口 フ ク発生器 7 力、らのク 口 ッ ク ノ ルスは該 D フ リ ッ プフ 口 ッ プ 回路 1 0 i に印加される。 これら D フ リ ッ プフ ロ ッ プ 1 0 i の出力は該ク ロ ッ クパルスの立上り が印加されない限り変化 しないので'あるから、 該ィ ネー.ブル信号は該ク ロ ッ クパルス をィ ネーブルにする と見なすこ と もでき るが、 別の見方をす れば、 前記の信号 D i をイ ネ一ブルに している （ Dフ リ ッ プ フ 口 ッ プにおいて入力信号 D i に出力 D i ' が応答し得るよ う に している） と も見なすこ とができ る。
    [0064] 第 1 0 図のディ ジタルパルス回路の動作を、 第 1 2 図に示 すタ イ ミ ング図を用いて説明する。
    [0065] 時間 ！： 。 から t , の間に D 2 が 0 — 1 となっており 、 これ によ り -、 時刻 t , において ク ロ ッ ク パルス の立上り に同期し て、 D 2 が印加される D フ リ ッ プフ ロ ッ プ回路 1 0 2 の出力 D z ' が 0 — 1 となる （なお、 時刻 t , の直前において 、 D , ' = 1 , D Z ' = D 3 ' =〜 = D - , = 0 である こ とによ り 、 D , およひ' D 2 のみがイ ネ—ブルとなっている） 。 次に時刻 t ! から t 2 の間に D 3 および D が相次いで 0— ！_ となつ たとする。 この場合、 時刻 [ 2 の直前において D t ' = D2 ' = 1 , D.3 ' = D 4 ' =… = OH- ι ' = 0 であるので D 2 および D 3 のみがィ ネ一ブルである。 したがつて、 時刻 t 4 におい ては上記の D 4 の 0 — 1 の変化は対応する D プ リ ップフ ロ ッ プ 1 0 4 の出力 D * ' には現われず、 D 3 の 0 → 1 の変化の みが対応する Dフリ ップフロ ップ ί 0 3 の出力 D 3 ' に 0 → 1 として現われる。 そして、 次のク ロ ックの立上りのタイ ミ ングである時刻 t 3 において Dフ リ ップフ口 ッブ 1 0 4 の出 力 D ' は 0 — 1 となる。 このように、 第 1 0図の搆成に入 力される N個の信号 D。 ， ， ··· DK- I のう ち、 それらの信号 の変化のタイ ミ ングの間隔が前記クロ ックパルスの周期より 短かいものがあっても、-第 1 0図の構成の出力の N ffiの信号
    [0066] Do ' , D , ··· DH— t ' 、 すなわち &。 , fit , H-! の変化の タイ ミ ングの間隔は、 該ク ロ ックバルスの周期、 すなわち、 前記の読取り可能な最小時間間隔より長い時間間隔以上とな る。 こう して、 これら a。 ， a , , Qs - i が第 9図の Aノ B相 信号生成回路 6 に印加されて得られる出力 F A , F の立上 り · 立下りの間の間隔も上記の周期以上となって、 これらの 信号は （例えば N C装置等における） 力ゥンタ おいて読落 しな く読取り可能となる。
    [0067] また、 上述のように、 入力される信号 D。 ， D , , … D M - I の う ち同時にィ ネーブルとなるのは 2つのみであるので、 第 1 0図の構成からの出力 ί言号 0。 ' , Ql r , ··· D M- ι ' におい ては、 これら 2 つ以外の信号に重畳するノ イズによる影響を 受ける こ と ' く なる
    [0068] と こ ろが、 上記本発明の第 1 の形態 おけるパルス幅確保 およびノ ィ ズ抑制のためのデ ィ ジタルパル ス回路において、 次の特別な場合に、 以下に示す特別な位置に出現するかも知 れないノ イ ズに対しては、 これを抑止できない。 これについ て以下第 1 3 図に従って説明する。
    [0069] 第 1 3 図の t 。 の位置においては、 前述のよ う に D 2 と D 3 のみがイ ネ一ブルとなっている。 こ こでも し、 系が被計測量 が増加する方向 （第 1 3 図における右方向） に進むとまず D 3 力く 1 — 0 となる （第 1 3 図 D 3 )。 そして時刻 " ' における次 のク ロ ッ クの立上り で' D 3 ' 力 i → 0 となる （第 1 3 図
    [0070] D 3 )。 ところが、 も しこ こで、 D 3 と共にイ ネ一ブルとなつ ていた D 2 .に上記のク ロ ッ ク の立上り の時期に同時にノ ィ ズ が入ったとする （第 1 3 図 D 2 )と、 このとき D 2 ' も 0 — 1 となる （第 1 3 図 D 2 ' ) 。 すなわち信号にノ イ ズの影響に よる異常が現れる。
    [0071] この異常を解消するために、 本発明の第 2 の形態において は、 前記の信号 D。〜 を入力して、 これらの ί言号の各々 を前記カ ウ ンタにおける読取り 可能な最小時間間隔よ り長い 周期を有する ク ロ ッ クパルス によ って同期させる第 1 の手段 (第 1 のク ロ 'ン ク同期部） と、 該第 1 の手段の出力の各々を 更に前記の長い周期を有する ク 口 ソ クパルス によ って同期さ せる第 2 の手段 （第 2 のク ロ ッ ク同期部） と、 該第 2 手段の 入力信号のう ち被計測量の次の変化で最初に変化し得る 2 つ の ί言号のみをイ ネ一ブルにする第 3 の手段と、 該第 1 の手段 の出力の各々の中で同時に変化した （立上ったか立下つたか の ) 2つの信号があることを検出して、 該 2 つの変化した信 号の一方が元に戻るまで、 前記第 2 の手段の出力を該 2つの 信号の変化直前の状態に保持する第 4の手段が提供される。
    [0072] 以下、 本癸明の第 2の形態におけるパルス幅確保およびノ ィ ズ抑制のためのディジタルバルス回路について、 第 1 4図 に示されるその構成の一例に つて說明する。
    [0073] 第 1 4図の構成は、 入力信号 D a , , … の各々に対 応 て設けられた第 1種のク ロ ック同期部 12。， 12い… ！ の群、 該第 i種のク ロ ック同期部の群の各 の出力ひ。 ' ，
    [0074] D i ' , ··· DK- I ' に対応して設けられた第 2種のクロ ック同 期部 3 a , 3 い … 3 H - ! の群、 該第 2種のク ロ ッ ク同期部 3 0 , 3 い … i の群の各々の出力 a。 ， ar , QN - i を 偭の入 カ篛子 I 0 ， ， … Ι Ν- Ι に印加し、 該第 2種のク ロ ック同期 部の入力信号 D。 ' ， D i ' , … ' のう ちで次に変化する (立上るか立下る） 可能性のある 2 つの信号を認識して、 該 2 つの信号のみを該第 2種のク ロ ック同期部においてイ ネ一 ブルにするィ ネーブル信号を出力するィ ネーブル信号出力部 2 、 該第 1種のク ロ ック同期部 12。： 12 … 12H- L の出力 D o ' : ひ ！ ' と、 該第 2種のク π ッ ク同期部 .3。， 3 t , … 3 - 1 の岀カ a。 ， , … 9 t との对応する各々 D i ' と Q を比較することにより、 該 D。 ' ， D tノ ， … Dn - ' 各々の立 上りまたは立下りを検出する立上り · 立下り検岀部 5 。， 5 - 5 M - i 、 該立上り · 立下り検出部 5 。， 5 い … 5 M— t の出力 を受けて、 D。 ' ， D ， ··· DK— ' のう ちで同時に 2つの信 号 D K ' , D i ' が変化した （立上ったか立下った） こ とを 検出 して -. こ の と き該 2 つの変化した !'言号に対応する第 2 種 の ク ロ ン ク同期部 3 κ , 3 2 の出力 Q κ , を、 該 2 つの 変化した信号 D K ' , D i ' の一方が元に戻るまで該変化の 直前の状態に保持させる信号を出力する出力保持信号出力部 4 、 およびパルスエ ンコ ーダ出力を計数するカ ウ ンタにおけ る読取り 可能な最小時間間隔よ り長い周期を有する ク ロ ッ ク ノ、:ルスを発生する ク ロ ッ クパルス発生器 7 からなる。
    [0075] 第 1 4図の N個の第 i 種のク 口 y ク同期部 12。， 12い … 12 -： はそれぞれ D フ リ ソ プフ 口 ソ プによ って実現され、 N個の第 2 種のク ロ ッ ク同期部 3 。， 3 , , … 3 M -！ は、 それぞれ、 Dフ リ ップフ 口 ッ プ 30。， 30い - 30K-! 、 および A N D回路 31。， 3 i , - 31 κ - , によ つ 実現されている。
    [0076] 第 1 種のク ロ ッ ク同期部を構成する D フ リ ッ プフ ロ ッ プ回 路 12。， 12い … 12 ， のデータ入力端子にはそれぞれ前記の入 力 if 号 D。 ， D I , … D - , が印加され、 各々 のエ ッ ジ ' ト リ ガ 入力端子には前記ク 口 ン ク発生器 7 か ら ク ロ 'ン クパルスが印 加される。 そして該ク ロ ッ ク 、 ルスに同期してそれぞれの入 力信号と同一極性の信号 D , , D , ' > … ' を出力する。
    [0077] 第 丄 種のク ッ ク同期部 12。， 12い … 12 Μ- , の出力 D o ' ,
    [0078] 0 , ' , … D N I ' の各々 はそれぞれ対応する D フ リ ン プフ ロ ン プ 30。， 3i , 〜30 Ν- , のデータ入力端子に印加され、 該 D フ リ ッ プフ ロ ツ プ 30。， 30い … 30 - , の入力信号と同一極性の出 力を現わす出力端子から信号 ， ， … を出力する。 ま た 、 こ れら の D フ リ ッ プフ ロ ッ プ 300， 30！ , … 30 - , のエ ツ ジ · ト リ ガ入力端子に 、 それぞれ対 する A N D回路 310 : 3 . … 31 - 1 の出-力が印加され、 該 A N D ®路 31。： 3L
    [0079] 3IH-！ の各々には、 前記ク α ■>·ク発生器マからのク ロ ッ クパ ルス、 イ ネ一ブル！言号出力部 2 の Ν個の出力端子 0 , 0 t - 0 H - 1 のそれぞれ対応するものからの出力、 そして、 出力 保持信号出力部 4の N髓の出力端子 0 ' O T ' , — O N— のそれぞれ対応するものからの出力を反転したものが印加さ れている。 このような搆成により 、 それぞれの Dフリ フブフ コ ップへは、 イ ネ一ブル信号が s有効（a 1 ")であって、 出力保 持信号が有効でない（= 0 ")のときにのみク ロ ッ クパルスが印 加される。 つまり、 言い換えれば、 このときのみ対応する信 号 D i ' はイ ネ一ブルとなる。
    [0080] ィ ネ—ブル信号出力部 は、'前述の第 1 0図の搆成におけ ると同様に第 U A図および第 11 B図に示される構成により実 現される。
    [0081] 立上り · 立下り検出部 5 5, , OK- I は各々 E 0 R回路 からなり 、 該 E 0 R回路 5。 ： 5, , ^-i の各々 の入力端子 の一方にば、 前記第 1種のク ロ ック同期部 L2 t12h—12^ の出力 D。 ' , dL r , D -i ' のう ちの対応する'ものが、 そ して該入力端子の ffe方；こ 第 2種のクロ ク同斯部 3 , 3, , 3 - の各々对応する ものからの出力 a。 ^ , Qs- i が Φ加される。 上記の信号のう ち 1つ、 例えば D i ' が変化す る と、 対応する第 2種のク ロ ック同期部 3 i においては該 D , ' の変化に対応してその出力 Q i が変化するのは次のク 口 フクパルスの立上りのタイ ミ ングにおいてである-ので、 そ れまでは D i ' ^ Q , となり 、 E 0 R回路 5 の出力は " 1 となり D t ' の立上り 、 または立下り が検出される。
    [0082] 出力深持信号出力部 4 の具体的構成は第 1 5 図に示されて いる。 すなわち、 ィ ネーブル信号出力部 2 の作用によ り第 1. 種のク ロ ッ ク同期部 12。， 12い…： 12^^ の N偭の出力！]。 ' ，
    [0083] D, ' , … ！) N— , ' のう ち同時にイ ネ一ブルとなる （変化し得 る） ものは正常な位相の進みの順序において隳り合う 2 つの 信号、 例えば D i ' と D i ^ ' のみ （ D N- 1 ' と D。 ' との 場合も含む） であるので、 上記 N'個の立上り · 立下り検出部 5 。， 5 い… 5 N— , の出力のう ち、 互いに隣り合う対において 同時に " 1 " となる ものを検出する A N D回路 22。，22い… 22κ- , の列と、 立上り * 立下り検出部の出力を " 1 " とする 2 の変化した信号 D i ' , D i t l ' が印加される第 2 種の 同期部 3 t , 3 の出力 , Q i T l を変化させずに保持 させる出力保持信号を出力する 0 R回路 21。： 21い… 21.V - , の 列とから構成されている。
    [0084] 以上の構成による第 1 4図のディ ジタルパルス回路の勛作 を、 第 1 6 図に示すタ イ ミ ング図を用いて説明する。
    [0085] 時刻 t 。 から t i までの間に D 2 が 0 — 1 となっており、 これによ り 、 時刻 [ , においてク ロ ッ クノ、'ルスの立上り に同 期して、 対応する第 1 種のク ロ ッ ク同期部 122 の出力 D 2 ' が 0 → 1 となる。 そして、 次のク ロ ッ クパルスの立上り のタ ィ ミ ング、 時刻 t z において対応する第 2 種のク ロ ッ ク同朗 部 3 2 の出力 Q 2 が 0 — 1 となる。 なお、 こ こで時刻 t 2 の 直前においては、 Q。 = Q , = 1 , Q z = Q 3 =… = Q — , = 0 であ ることにより .、 ィ ネーブル ft号出力部 2 から D , ' およひ' D 2 ' のみをイ ネ一ブルとするべ く 、 出力篛子 0 [ および Ό z からのみ "1 1 n レべルのィ ネーブル信号が出力され、 これに よって第 2種のク ロ ッ ク同期部においては信号 D t ' および D 2 ' のみがイ ネーブルになる。
    [0086] 次に時刻 t 2 から t 3 の間においては、 入力信号 D 3 およ び D 4 が相次いで 0 — 1 となっている。 これに応じて時刻 t 3 においては、 ク 口 フ クパルスの立上りに同期して第丄種のク ロ ッ ク同期部 123 および 124 の出力 D 3 ' および D 4 ' が 0 → 1 となる。 ところで、 このとき a。 = =a2 = 1 , a3 = a4 =
    [0087] … = &Μ- ι = 0であるので D。 ' , D T ' - , ··· DM- I ' のう ち第
    [0088] 2種のク ロ ッ ク同期部 おいてイ ネ一ブルとなる、 すなわち、 第 2種のクロ ッ ク同期部 ^出力を変化させ得るものは D:I ' および D 3 ' のみである。 したがって、 次のクロ ックパルス の立上りのダイ ミ ング、 時刻 t 4 においては信号 D 3 ' に対 応ずる第 2種のク ロ ッ ク同靱部 3 3 の出力 Q 3 のみが 0 → 1 となる。 その後、 Q o a i -az Gh - i , a 4 = a 5 = - = Q^- i
    [0089] = 0 となったことにより D 4- ' もィ ネーブルとなり、 次のク ッ クノ、'ルスの立上りのタ イ ミ ング、 時刻 t 5 において第 2 種のク ロ ン' グ同期部 3 4 の出力 C も 0 → 1 となる。 このよ うに第 1 4図の搆成においても、 入力される N髓の信号 o , Dい - DH-. のう ち、 それらの信号の変化のタイ ミ ングの間 隔が前記ク 口 y クパルスの周期より短かいものがあっても、 第 1 4図の搆成の岀力の N個の信号 a。 ， ^ , … の間の 間隔は、 該ク つクパルスの周期、 すなわち、 前記の読取り 可 IIな最小時間間隔よ り 長い時間以上となる。 こ う して、 こ Πら 3。 ， Q ( , … a - , が第 3 図の A Z B相 g号生成回路 6 に 印加されて得られる出力 F A , F a の立上り ' 立下り の間の 間隔も上記の周期以上となって、 これらの i 号は （例えば N' C装置等における） カ ウ ンタにおいて読取り 可能となる。
    [0090] さ らに、 第 1 4図の搆成によれば、 先に第 1 3 図を用いて 説明したよ う な、 ィ ネーブル信号出力部 2 からのィ ネーブル f言号によってイ ネ—ブルとなっている 2 つの信号、 例えば D z ' と D 3 ' とが同時に変化したときには、 D z ' , D 3 それぞれの変化を、 対応する立上り · 立下り検出部 5 z およ び 5 3 にて検出し、 これらの立上り ' 立下り検出部 5 2 およ び 5 3 の出力が同時に " 1 " となったこ とが出力保持信号検 出部 4 にて検出される と、 対応する第 2 種のク σ 'ン ク同期部 3 2： 3 3 に対して出力保持信号が出力され、 これらの第 2種 のク ロ ッ ク同期部 3 2 および 3 3 の出力 Q ζ および Q 3 はそ のまま保持される。 そして、 例えば第 1 .3 図において入力信 号 D 2 に重畳したノ イ ズが消えて対応する第 1 種のク ロ ツ ク 同期部 1 2 3 の出力 D 2 ' も元の レベルに戻る と、 前記立上 り · 立下り検出部 5 2 の出力は " 0 " となり 、 出力保持信号 出力部 4 からの出力深持信号は有効でな く なる （ ' 0 " とな る） この後は残り の D 3 ' の値に応じて第 2 種のク ロ ッ ク 同期部 3 3 の出力 Q 3 も正常 変化するよ う になる。
    [0091] このよ う に本発明の第 2 の形態においては、 考えられるノ ィ ズは全て抑制される ものと考え られる。
    [0092] なお、 本発明者らは、 上述の本発明の回路をゲ— ト ア レイ を周いて、 上述のものと等 ffiな論理回路によつて実現してい
    [0093] 産業上の利用可能性
    [0094] 本発明によるディ ジタルパルス回路は、 特に、 高分解能パ ルスェンコ一ダの受光部出方波形より高椿度のイ ンク メ ン タルなタイ ミ ング情報を得るための手段として有用である。
    权利要求:
    Claims

    I» 求 の 範 囲
    1. Nを 4以上の偶数と して、
    被計測量の一定量の変化毎に状態を反耘し、 位相を該一定
    1
    量の概略 ずつ異にする N個のディ ジタル f (Do, D
    N
    … D^)を並列に入力し、
    所定の周期を有する ク 口 y クパルスを発生するク 口 ッ クバ ルス発生器 （ 7 ) 、 2
    3
    該 N'個のデ ィ ジ タル信号 （ D。： D , ,… D N - i )のう ち正常な動 作においては前記被計測量の次の変化で最初に変化し得る 2 つの信号のみをィ ネーブル（enable)にする第 1 の手段 （ 2 ) および '
    前記 N個のディ ジタル信号 （ D。， D , ,… DN ）を入力して'、 各々を前記ク ロ ッ クパルス によって同期させて出力する第 2 の手段 （ 1 。， 1 , , ··· 1 ，）からなる こ とを特徵とするディ ジ タ ルパルス回路。
    2. 前記第 2 の手段は、 前記 N個のデ ィ ジタ ル信号 （D。 ， D, … D N - t )のそれぞれに対応して設けられ、 前記ク ロ ッ クパル ス によ って、 該 N個のデ ィ ジタ ル信号 （ D。， D , … D ） それ ぞれの同期をと る N個のク σ ッ ク 同期部 （ 1 。 ， 1 い … し 4— , ) の群を有する請求の範囲第 1 項記載のディ ジタルパルス回路。
    3. 前記の Ν個のク ロ ッ ク 同期部 （ 1 。， 1 , , … 1 Μ -！ )はそ れぞれ Dフ リ ッ プフ π フ プ回路 （ 10。 ： 10い … 10M - を有する 請求の範囲第 2 項記載のディ ジタ ルパルス回路。
    4. 前記第 I の手段は、 前記の N假のク ロ ン- ク同期部
    ( Γ。， L … i y - i )の群の各々からの出力信号 （ D。 ' ： ' … D にを入力して.. 該 >：倔の出力信号 （ D 0 ' ： D i ' : …
    Ds'- t ' ) の状態から正常な動作において前記被計測量の次 の変化で最初に変化し得る 2つの出力信号を判靳し、 該 2つ の出力信号が出力されるク ロ ッ ク同期部に対してのみ、 入力 される信号をィ ネーブルにするィ ネーブル信号を岀力するィ ネーブル信号出力部 （ 2 ) からなる請求の範囲第 2項記載の デイ ジタルノヽ ·ルス回路。
    5. 前記の N'個のク ロ ック同斯部 （ 1 。， 1 い' ·· 1 N— Jの群 の各々は、 Dフ リ ップフ口 7プ （10。： IOL, — lO.n)、 および 該 D フ リ ツプフ口 ブプ （10ひ， 10！ ,… 10M - Jのエ ッ ジ · ト リ ガ入力端子に出力端子を接続し前記ク 。 フ クパルスおよび前 記ィ ネ -ブル信号を入力端子に 93加するゲー ト回路 （110 : Hi ..〜UN- Jを有してなる請求の範囲第 4項記載のディ ジタ ルパルス回路。
    6. 前記イ ネ一ブル-信号出力部 （ 2 ) は、 前記の N個のク ック同期部 （ 1 。 L い… i M - i )の群の各々からの出力信号
    (Da ' , D i -' … [！ u ' ) を入力して'、 該 N假の出力信号 の レベルの組会せをデコー ドし正常な鷇作において可能な 2 X锢の状態の各々に応 て有効な ί言号を岀力する 2 Ν (®の第 1 のゲー ト回路の群 （23。R23い ··• Z - J と、 前記- ΝΓ個のデ ィ ジタル信号 （D。： Dい "- —，）の各々をィ ネーブルにするィ ネ―ブル信号をそれぞれ出力する N倔の第 2 のゲ— ト回路の 群 （20。， 21い… 2 - s)とを有してなり、 該第 1 のゲー ト 回路の群 （23。 ， 23, , '" 232 J の各々 の出 力 . それぞれ前記第 2 のゲー ト回路の群 （21。 ：21い … 21. , ) の う ち · 2 つのゲ— ト 回路に E卩加され、
    該 2 つのゲ— ト回路の各々 は、 前記 個のデ ジタル信号 (D。 ，Dい … Dn)のう ち、 前記第 1 のゲー ト 回路の群 （230: 23 , ,… 232 N - , ) の出力が示す状態から正常な勛作で次に変化 し得る と見なされる 2 つのディ ジタル ί言号それぞれに対し前 記ィ ネーブル信号を出力する ものである請求の範囲第 4項記 載のデ ィ ジタルパルス回路。
    7. 前記第 2 のゲ— ト回路の群 （20。 ， 21い … 2 - Jの全て に印加される信号レベルの全てを並列に入力し、 全ての入力 が無効のとき前記 N個のデ ィ ジタル信号 （·0。 ， Dい … D M , )を 全て有効とするオ ール ' イ ネ—ブル ί言号（ALENB) を出力する 第 3 のゲー 卜回路 （25) を有する請求の範囲第 6 項記載のデ イ ジタルパルス回路。
    3. 個を 4以上の偶数と して、
    被計測量の一定量の変化毎に状態を反転し、 位相を該一定
    1
    量の溉略 ずつ異にする Ν-倔のデ ィ ジタ ル信号 （ D。， D , ,

    … ,)を並列に入力し、
    所定の周期を有する ク 口 クパルスを発生する ク ロ ン ク パ ルス発生器 （ 了 ） と、
    前記 X fiのデ ィ ジタル信号 （ D。， Dい … D N , )を入力して、 各々 を前記ク 口 クパルスによ って同期させる第 I の手設
    (12a, 12, =〜12H-〖） と、 該第 1 の手段の出力信号 （D。 ' ， D t ' , … D — r ' ) の各 々を、 更に前記ク π ,, グパル ス よって同 Sさせて出力する 第 2 の手段 （ 3 。 ， 3 い … 3 κ- ι)と、
    該第 2 の手段への Ν個の入力信号 （Do ' : 0 t ' , … DM - ' の中で、 正常な動诈において前記被計測量の次の変化で最初 に変化し得る 2つの i 号のみをイネ—ブルにする第 3の手段 2 ) と、
    前記第 1の手段の出力信号 （D。 ' ， D T ' - - DK-! ' ) の
    2
    中で同時に変化した （立上った 6か立下ったかの） 2つの信号 があることを検出して、 該 2つの変化した信号の一方が元に 戻るまで該 2つの信号の変化直前の前記第 2の手段の出力を 保持する第 4の手段 （ 4) とを有してなることを特徴とする ディ ジタルパルス回路。 ,
    9. 前記第 1 の手段は、 前記 N個のディ ジタル信号 （Da - D i … D - 1 )のそれぞれに対応して設けられ、 前記ク ロ ックパル スによって該 偭のディ ジタル信号 （D^ Dい … Ds- Jの各々 の同期をとる 低の第 1種のク 口 ッ ク同期部 (120 , 121：― 12H - t)の群からなる請求の範囲第 Ί項記載のディ ジタルパル ス回路。
    10. 前記の第 1種のク ロ ン ク同期部 （12。- t2い … 12M-!)の 群の各々はひフ リ >■プフ口 ップ回路からなる請求の範囲第 9 項記載のディ ジタルパルス回路。
    11. 前記第 2 の手段は、 前記第 1 の手段の出力信号 （0。 ' , D i '― DK- : ' ) の各々を前記ク ロ フ クパルスによって同期 をとる、 N' '；面の第 2種のク ロ ック同期部 （ 3 。 ： 3 い … 3 の詳からなる請求の範囲第 8 または 9 項記載のディ ジタルパ ''レス回路。 -
    12. 前記第 2 種のク 口 · ク同期部 （ 3 。， 3 い … 3 H - . )の群 の各々 はそれぞれ D フ ワ ッ プフ 口 ッ プ回路 （ 30。 30 , ,… 30 N - を有してなる請求の範囲第 i 1 項記載のディ ジタルパルス回 路。
    13. 前記第 3 の手段は、 前記の N倔の第 2 種のク ロ ッ ク同 期部 （ ί 。， 1 い … i Jの群の各々からの出力信号 （Q。， a! ,
    … Qn )を入力して、 該 Νί個の出力信号 （Q。， Qい … QH- ,)の 状態から正常な勛作において前記被計測量の次の変化で最初 に変化し得る 2 つの出力信号を判断し、 該 2 つの出力信号が 出力される第 2 種のク ロ ッ ク同期部に対してのみ、 該第 2 種 のク a ッ ク同期部に入力きれる信号をィ ネーブルにする ィ ネ —ブル信号を出力する ィ ネーブル信号出力部 （ 2 ) からなる 請求の範囲第 1 1 項記載のディ ジタルパルス回路。
    H . 前記イ ネ —ブル信号出力部 （ 2 ) は、 前記 N偭の第 2 種のク ロ ッ ク 同期部 （ 3 。： 3 い … 3 N ！ )の群の各々 からの出 力信号 （Q。， Q！ ,… Qn )を入力して、 該 N「個の出力信号の レ ベルの組合せをデコ — ド し正常な動作において可能な 2 N個 の状態の各々 に応じて有効な信号を出力する 2 Νί個の第 1 の ヶ'一 ト 回路の群 （2.3。， '2·3い ·'· 232 ί(— と、 前記 Μ個の第 2 種 のク ロ ッ ク同期部 （ 3 。， 3 t ,… 3 s -【） への入力信号 （ D。 ' ， D , ' - D N-！ ' ) の各々をイ ネ一ブルにする イ ネ —ブル信号 をそれぞれ出力する N'個の第 2 のゲー ト回路の群 （ 20 α , 21 , , — 21 - ! ) とを有してなり 、 該第 i のゲー ト の群 （23。 ，23l : "· 232;ί ） の各々の出 力は、 それぞれ前記第 2 のゲー ト回路の群 (20ο, 21ι, 2 — のう ちの 2 つのゲー ド回路に印加され、
    該 2 つのゲー 卜西路の各 は、 前記：-偭の入力信号 （ D u ' : DT ' , - DM- I ' ) のう ち、 前記第 1 のゲー ト回路の群 （23 ο,23ι, の出力が示す状態から正常な動作で次に変 化し得ると見なされる 2つの該入力信号それぞれに対し前記 イ ネ一ブル信号を出力するものである請求の範囲第 1 3項記
    2
    載のディ ジタルノヽ'ノレス回路。 3
    15. 前記第 2 のゲー ト回路の詳 （20。 ， 21い … 22Η )の全て に印加される信号レベルの全てを並列に入力し、 全ての入力 が無効のとき前記 Νί偭の入力信号 （D。 ' … ' ) を全て有効とず:るオール ' イネ一ブル信号（ALENB)- を出力す る第 3 のゲー ト回路 （25) を有する請求の範囲第 1 4項記載 のディ ジタルパルス回路。
    16. 前記第 4の手段は、 前記第 〖種のク π ·ン ク同期部
    (12。 ， 12い … 12κ ）の群の各々からの岀カ （D。 ' t[K ' , … DK- , ' ) と、 前記第 2種のク フ ク同期部 （ 3 。 ， 3 い … 3 )のう ち該第 1種のクロ ッ ク同欺部の該出力 （ D a ' , D i ' … DH- 1 ' 5 の各々 に対. £するものの出力 （a。 ，aい … ） とを比較して不一致の対を検出する ffiの立上り · 立下り凌 出手段 ( 5 0 , 5 · 5 — 1)、 および、
    該 M個の立上り · 立下り撿出手段 （ 5 a: 5 い … 5 のう ち正常な動作における位相の進みの頓序において^り合う 2 つのデ ィ ジタル ft号に対応する立上り · 立下り検出手段の出 o 力が共に該不一致を示すと き、 前記第 2 種のク π 'ン ク 同期部 の驿の各々のう ち該 2 つのデ ィ ジタル信号 対応する ものに 対してそれぞれの出力を保持させる出力保持信号を出力する 出力保持信号出力部 （ 4 ) とからなる請求の範囲第 1 1 項記 載のディ ジタルパルス回路。
    17. 前記立上り · 立下り検出手段 （ 5 。 ， 5 い … 5 はそ れぞれ E 0 R回路からなる請求の範囲第 1 6 項記載のディ ジ タ ノレパノレス回路。
    2
    18. 前記出力保持信号出力部 （ 4 ) は、 前記の立上り ♦ 立 下り 検出部 （ 5 。， 5 , , … 5 M - Jの出力のう ち、 正常な勛作に おける位相の進みの循回的順序において隣り合う 2 つの信号 をそれぞれ入力する N個の A N D回路 （42。， 42！ , … 42M ）を 有し、 さ らに、 該立上り · 立下り検出部 （ 5 d , 5 い … 5 —！ ) の各々について、 該各々 の出力が入力されるそれぞれ 2 つの A D回路 （42。， 42い … 42 - の出力の論理和をとる N個の 〇 R回路 （41。， 41い … 4 - ,)を有してなる請求の範囲第 1 6 項記載のディ ジタルパルス回路。
    类似技术:
    公开号 | 公开日 | 专利标题
    EP1060361B1|2003-08-27|Magnetic field change detection circuitry
    EP0358989B1|1994-07-20|Position or speed sensing apparatus
    US4780703A|1988-10-25|Rotary encoder apparatus
    US5087828A|1992-02-11|Timing circuit for single line serial data
    EP0100243B1|1988-04-13|Position sensor
    US5220275A|1993-06-15|Accumulator phase digitizer
    US4233592A|1980-11-11|Method for detection of the angular position of a part driven in rotation and instrumentation using it
    DE3700689C2|1992-01-02|
    US4124820A|1978-11-07|Asynchronous digital delay line
    US4628298A|1986-12-09|Chain code encoder
    US4041403A|1977-08-09|Divide-by-N/2 frequency division arrangement
    EP0042178A2|1981-12-23|Absolute encoder
    JP3551252B2|2004-08-04|アブソリュートエンコーダ
    US7184914B2|2007-02-27|Sensor signal processor
    US5907298A|1999-05-25|Interpolation circuit for encoder
    EP2416126B1|2016-11-02|Absolute encoder
    EP0039082A2|1981-11-04|Method and apparatus for measuring the displacement between a code plate and a sensor array
    EP1795870B1|2015-07-01|Schaltungsanordnung und Verfahren zur Feststellung von Zählfehlern in einer Positionsmesseinrichtung
    WO1985005511A1|1985-12-05|Pulse detector for missing or extra pulses
    EP1903314B1|2017-01-04|Origin detection method for optical encoder
    EP0231474A1|1987-08-12|Einrichtung zur Absolutwegerfassung
    US5153437A|1992-10-06|Optical encoder having a transparent lens plate with an array of lenses
    FR2511528A1|1983-02-18|Dispositif codeur a multiplexage optique
    US20070139036A1|2007-06-21|Signal processing circuit of rotation detecting device
    US4321580A|1982-03-23|Process and apparatus for adjustment of the angular position of a part in rotational motion
    同族专利:
    公开号 | 公开日
    DE3750814T2|1995-05-24|
    EP0285662B1|1994-11-30|
    JPS6367520A|1988-03-26|
    US4973959A|1990-11-27|
    EP0285662A4|1992-04-15|
    JPH061203B2|1994-01-05|
    EP0285662A1|1988-10-12|
    DE3750814D1|1995-01-12|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    1988-03-24| AK| Designated states|Kind code of ref document: A1 Designated state(s): US |
    1988-03-24| AL| Designated countries for regional patents|Kind code of ref document: A1 Designated state(s): DE FR GB |
    1988-05-04| WWE| Wipo information: entry into national phase|Ref document number: 1987905794 Country of ref document: EP |
    1988-10-12| WWP| Wipo information: published in national office|Ref document number: 1987905794 Country of ref document: EP |
    1994-11-30| WWG| Wipo information: grant in national office|Ref document number: 1987905794 Country of ref document: EP |
    优先权:
    申请号 | 申请日 | 专利标题
    JP61/211718||1986-09-10||
    JP21171886A|JPH061203B2|1986-09-10|1986-09-10|デイジタルパルスのパルス幅確保およびノイズ抑制のための回路|EP19870905794| EP0285662B1|1986-09-10|1987-09-09|Digital pulse circuit|
    DE19873750814| DE3750814D1|1986-09-10|1987-09-09|Schaltung für digitale impulse.|
    DE19873750814| DE3750814T2|1986-09-10|1987-09-09|Schaltung für digitale impulse.|
    [返回顶部]